Теоретический конспект: Логические основы ЭВМ, элементы и узлы

1. Физическая природа цифровой логики и основы булевой алгебры

Любая современная цифровая вычислительная система (от копеечного микроконтроллера до 128-ядерного серверного процессора) на фундаментальном аппаратном уровне представляет собой совокупность миллиардов микроскопических полупроводниковых ключей — полевых транзисторов структуры металл-оксид-полупроводник (MOSFET).

В цифровой электронике абстрактные математические понятия «логический 0» (False) и «логическая 1» (True) физически материализуются в виде строго определенных диапазонов электрического напряжения относительно общей шины «земли» (GND, 0 Вольт):

• Логический 0 (Low / Низкий уровень): потенциал, близкий к 0 В (например, в стандартах CMOS 3.3 В диапазон составляет от $0.0\text{ В}$ до $0.8\text{ В}$).
• Логическая 1 (High / Высокий уровень): потенциал, близкий к напряжению питания микросхемы $V_{DD}$ (в CMOS 3.3 В диапазон составляет от $2.0\text{ В}$ до $3.3\text{ В}$).

Аксиомы и ключевые законы алгебры логики (Булевой алгебры)

Фундаментом математического синтеза цифровых схем служит булева алгебра, предложенная Джорджем Булем в 1854 году и примененная к релейно-электронным схемам Клодом Шенноном в 1938 году:

1. Коммутативность: $A \cdot B = B \cdot A$;   $A + B = B + A$
2. Ассоциативность: $(A \cdot B) \cdot C = A \cdot (B \cdot C)$;   $(A + B) + C = A + (B + C)$
3. Дистрибутивность: $A \cdot (B + C) = (A \cdot B) + (A \cdot C)$;   $A + (B \cdot C) = (A + B) \cdot (A + C)$
4. Законы идемпотентности: $A \cdot A = A$;   $A + A = A$
5. Операции с константами: $A \cdot 0 = 0$;   $A \cdot 1 = A$;   $A + 0 = A$;   $A + 1 = 1$
6. Закон противоречия и исключенного третьего: $A \cdot \overline{A} = 0$;   $A + \overline{A} = 1$
7. Закон двойного отрицания: $\overline{\overline{A}} = A$
8. Законы де Моргана (правило инверсии базиса):
   $$\overline{A \cdot B} = \overline{A} + \overline{B}$$
   $$\overline{A + B} = \overline{A} \cdot \overline{B}$$
9. Закон склеивания (основа карт Карно): $A \cdot B + A \cdot \overline{B} = A$

2. Базовые логические вентили и функционально полные базисы

Логический вентиль (Gate) — это физическое электронное устройство, реализующее элементарную булеву операцию над одним или несколькими входными логическими сигналами. В мировой практике используются два стандарта условных графических обозначений (УГО): отечественный ГОСТ 2.743-91 (прямоугольные блоки с символами &, 1, =1) и международный IEEE / ANSI 91-1984 (фигурные пиктограммы).

Сводная таблица истинности базовых элементов

3. Комбинационные логические узлы вычислительных машин

Комбинационными называют логические схемы, значения выходных сигналов которых в любой момент времени однозначно определяются исключительно текущими значениями входных сигналов и не зависят от предыстории работы схемы (в них отсутствуют контуры памяти и защелкивания).

3.1. Полусумматор (Half Adder)

Полусумматор — это простейший комбинационный узел, выполняющий сложение двух одноразрядных двоичных чисел $A$ и $B$. Он формирует младший разряд суммы $S$ и выходной бит переноса в старший разряд $C$ (Carry Out).

3.2. Полный сумматор (Full Adder)

Чтобы построить арифметико-логическое устройство (АЛУ) любой разрядности (8, 32 или 64 бита), полусумматора недостаточно, так как он не умеет принимать перенос $C_{in}$, пришедший от предыдущего разряда. Полный сумматор (Full Adder) имеет три входа ($A$, $B$, $C_{in}$) и два выхода ($S$, $C_{out}$):

• Уравнение суммы: $S = A \oplus B \oplus C_{in}$
• Уравнение переноса: $C_{out} = A \cdot B + C_{in} \cdot (A \oplus B) = A \cdot B + B \cdot C_{in} + A \cdot C_{in}$

Полный сумматор собирается каскадно из двух полусумматоров и одного элемента ИЛИ для объединения частичных переносов.

3.3. Мультиплексор (MUX) и Дешифратор (DC)

• Мультиплексор (Multiplexer, MUX): электронный переключатель, передающий цифровой сигнал с одного из нескольких информационных входов $D_0..D_{N-1}$ на единственный общий выход $Y$ под управлением адресного кода $A_0..A_{k-1}$ ($N = 2^k$). Находит широчайшее применение в коммутации внутренних процессорных шин и трактах операндов АЛУ.
• Дешифратор (Decoder, DC): логический узел, преобразующий двоичный $k$-разрядный код адреса в унитарный сигнал возбуждения («1 из $2^k$»). Используется при декодировании инструкций в конвейере CPU и селекции адресных строк (Word Lines) в матрицах оперативной памяти SRAM/DRAM.

4. Последовательностные схемы: триггеры, регистры и основы памяти

Вычислительная машина принципиально не может состоять только из комбинационной логики: процессору необходимо сохранять промежуточные результаты вычислений, фиксировать код текущей инструкции и хранить флаги состояния. Узлы, обладающие памятью, называются последовательностными (автоматами с памятью). Свойство запоминания достигается введением положительной обратной связи, когда выход логического вентиля соединяется с его собственным входом.

4.1. Асинхронный RS-триггер

Простейший бистабильный элемент памяти — RS-триггер (Reset / Set), собранный на двух перекрестно замкнутых вентилях ИЛИ-НЕ (или И-НЕ):

4.2. Синхронный D-триггер и параметры синхронизации

Чтобы исключить запрещенные комбинации и синхронизировать запись данных с тактовым генератором процессора, применяют D-триггер (Data-latch / Delay Flip-Flop). Его выход $Q$ в точности принимает логическое значение информационного входа $D$ исключительно в момент прихода активного перепада тактового импульса $CLK$ ($\uparrow$).

5. Контрольные вопросы и задачи для самопроверки