Тема дисциплины (§2.2 с.8 программы): Раздел 3. Архитектура и принципы работы основных логических блоков системы. Логические основы ЭВМ, элементы и узлы.
Формат времени: 2 академических часа (основной регламент 90 минут / сокращенный регламент 60 минут).
metodicheskiy_material.html, теоретический конспект lekciya.html, интерактивная презентация prezentaciya.html, интерактивный рабочий лист zanyatie.html, резервное домашнее задание domashnee_zadanie.html, критериальная рубрика .rubrika.md.| Время | Этап занятия | Деятельность преподавателя | Деятельность студентов |
|---|---|---|---|
| 00–05 мин (5 мин) |
Организационный момент и мотивация | Приветствует группу, фиксирует явку. Задает вводный проблемный вопрос: «Как на микроуровне транзисторы кремниевого процессора выполняют операцию сложения чисел?». Озвучивает цели и регламент занятия. | Готовятся к занятию, открывают учебные браузеры, включаются в диалог о физическом представлении логических уровней 0 и 1. |
| 05–25 мин (20 мин) |
Теоретический модуль 1: Булева алгебра и логические вентили | Демонстрирует слайды 1–5 презентации. Объясняет операции И, ИЛИ, НЕ, XOR, законы де Моргана. Показывает соответствие стандартов УГО (ГОСТ и IEEE). Раскрывает понятие функционально полного базиса Шеффера (И-НЕ). | Конспектируют определения, разбирают таблицы истинности базовых элементов, формулируют правила де Моргана для инвертирования конъюнкций и дизъюнкций. |
| 25–50 мин (25 мин) |
Теоретический модуль 2: Комбинационные узлы ЭВМ | Демонстрирует слайды 6–9 презентации. Разбирает синтез полусумматора (Half Adder) и полного сумматора (Full Adder). Объясняет проблему сквозного переноса в Ripple Carry Adder. Демонстрирует работу мультиплексора (MUX 4:1) и дешифратора (DC). | Анализируют уравнения суммы и переноса, рассчитывают время задержки в $N$-разрядном сумматоре, изучают мультиплексор как универсальный функциональный генератор (LUT). |
| 50–70 мин (20 мин) |
Теоретический модуль 3: Последовательностные узлы и память | Демонстрирует слайды 10–13 презентации. Объясняет роль обратной связи. Разбирает схему RS-триггера, запрещенное состояние. Объясняет архитектуру синхронного D-триггера (Master-Slave), параметры $t_{setup}$, $t_{hold}$ и физику метастабильности. | Строят таблицы переходов RS- и D-триггеров, разбирают временные диаграммы тактовых фронтов, фиксируют способы предотвращения метастабильности с помощью двухкаскадных синхронизаторов. |
| 70–85 мин (15 мин) |
Первичное закрепление и работа с рабочим листом | Организует самостоятельную работу студентов с файлом zanyatie.html по 4 вариантам. Консультирует, направляет, обращает внимание на критерии рубрики .rubrika.md. |
Заполняют интерактивный рабочий лист: строят таблицы истинности, записывают минимизированные выражения, выполняют схемотехнический синтез и отвечают на контрольные вопросы своего варианта. |
| 85–90 мин (5 мин) |
Подведение итогов, рефлексия, инструктаж ДЗ | Подводит итоги занятия, проводит экспресс-опрос, поясняет статус резервного домашнего задания domashnee_zadanie.html (назначается преподавателем при необходимости закрытия задолженностей). |
Сохраняют и экспортируют данные рабочего листа, задают уточняющие вопросы по пройденным узлам, фиксируют информацию о домашнем задании. |
| Время | Этап занятия | Деятельность преподавателя | Деятельность студентов |
|---|---|---|---|
| 00–03 мин (3 мин) |
Организационный момент и экспресс-актуализация | Краткое приветствие, проверка готовности группы. Быстрая постановка проблемы: переход от транзисторов к логическим узлам процессора. | Включаются в работу, открывают теоретические материалы. |
| 03–18 мин (15 мин) |
Интенсивный модуль 1: Базисы и логические вентили | Объяснение булевой логики в концентрированном виде: операции И, ИЛИ, НЕ, XOR, базис И-НЕ (штрих Шеффера), демонстрация таблиц истинности. | Фиксируют ключевые соотношения и таблицы истинности элементов, следят за слайдами презентации. |
| 18–35 мин (17 мин) |
Интенсивный модуль 2: Сумматоры и мультиплексоры | Фокусный разбор схемы полного сумматора на базе полусумматоров и мультиплексора 4:1. Акцент на распространении переноса и адресной коммутации. | Следят за логическим выводом формул суммы $S$ и переноса $C_{out}$, фиксируют логику мультиплексирования шин. |
| 35–48 мин (13 мин) |
Интенсивный модуль 3: Триггеры и основы памяти | Сравнение RS-триггера (простая ячейка) и синхронного D-триггера. Понятие тактового импульса, окна стабильности данных ($t_{setup} / t_{hold}$). | Записывают таблицу состояний D-триггера, изучают эффект метастабильности при сбое синхронизации. |
| 48–56 мин (8 мин) |
Экспресс-практикум в рабочем листе | Контролирует выполнение ключевых заданий рабочего листа zanyatie.html студентами по индивидуальным вариантам. |
Заполняют таблицы истинности и аналитические формулы в рабочем листе. |
| 56–60 мин (4 мин) |
Итоги и инструкции | Резюмирует главные выводы урока, напоминает о критериях оценивания и порядке сдачи резервного ДЗ domashnee_zadanie.html. |
Сохраняют данные рабочего листа, формулируют возникшие вопросы. |