ММКЦТ «Академия TOP» | Дисциплина «ОП.02 Архитектура аппаратных средств»
| Время | Этап занятия | Деятельность преподавателя | Деятельность студентов |
|---|---|---|---|
| 00–05 мин 5 мин |
Организационный момент и актуализация опорных знаний | Приветствие, проверка явки. Экспресс-опрос по теме 05 (логические вентили, триггеры, регистры). Постановка проблемного вопроса: как объединить логические вентили в универсальную вычислительную систему, способную выполнять произвольные алгоритмы? | Приветствуют преподавателя, отвечают на вопросы по логическим элементам и регистрам. Фиксируют проблему перехода от фиксированной схемотехники к программируемой машине. |
| 05–30 мин 25 мин |
Теоретический блок 1: Архитектура фон Неймана и системные шины | Изложение фундаментальных принципов фон Неймана (двоичное кодирование, однородность памяти, адресность, программное управление). Демонстрация классической структуры ЭВМ: АЛУ, УУ, ЗУ, ВВ. Детальный разбор трех магистралей системной шины: шина адреса (униполярная), шина данных (двунаправленная), шина управления (сигналы чтения/записи, тактирования, прерываний). | Изучают презентацию, конспектируют классическую пятиблочную модель фон Неймана, анализируют структуру системной магистрали и формулы разрядности адресной шины ($2^N$). |
| 30–50 мин 20 мин |
Теоретический блок 2: Машинный цикл команды и гарвардская альтернатива | Пошаговый разбор 4-фазного цикла команды: Fetch (выборка по PC/IP), Decode (декодирование в IR), Execute (выполнение в ALU), Writeback (сохранение результата в регистр/ОЗУ). Сравнение фон-неймановской (принстонской) и гарвардской моделей. Анализ проблемы Von Neumann Bottleneck (дисбаланс частоты CPU и ПСП памяти) и методов преодоления (кэш-память L1-L3, конвейеризация). | Анализируют диаграмму тактов машинного цикла, фиксируют роли служебных регистров (PC, MAR, MDR, IR, SP, FLAGS). Сравнивают достоинства гарвардской архитектуры в микроконтроллерах и DSP. |
| 50–55 мин 5 мин |
Инструктаж по выполнению практического задания | Демонстрация интерактивного рабочего листа `zanyatie.html`. Распределение 4 вариантов анализа: Вариант 1 (MOV AX, [1000h]), Вариант 2 (ADD AX, BX), Вариант 3 (JNZ offset), Вариант 4 (Von Neumann Bottleneck). Разбор критериев оценивания (максимум 4 балла). | Открывают рабочий лист в браузере, вводят ФИО и учебную группу, знакомятся с постановкой задачи своего варианта, задают уточняющие вопросы. |
| 55–80 мин 25 мин |
Самостоятельная аналитическая работа студентов | Контроль самостоятельной работы, индивидуальные консультации, разбор типовых затруднений (разграничение шин адреса и данных, синхронизация сигналов MREAD/MWRITE, расчет латентности). | Индивидуально выполняют трассировку сигналов по шинам, заполняют фазовую таблицу тактов команды или производят расчет пропускной способности шин памяти. Сохраняют данные в localStorage. |
| 80–85 мин 5 мин |
Первичная верификация и фронтальный разбор кейсов | Фронтальный опрос по 4 вариантам: сопоставление результатов трассировки, разбор критических состояний флагов и расчетного фактора замедления CPU шиной DRAM. | Озвучивают выводы по своим вариантам, сопоставляют результаты с эталонным поведением узлов ЭВМ, проводят самопроверку. |
| 85–90 мин 5 мин |
Подведение итогов занятия и рефлексия | Обобщение ключевых выводов: почему универсальные ПК базируются на принстонской шине с кэшами, а встраиваемые системы — на гарвардской. Выставление предварительных баллов. Инструктаж по резервному заданию `domashnee_zadanie.html`. | Сдают файлы/отчеты, фиксируют итоговые выводы. В случае пропусков или низкой оценки берут на заметку резервное домашнее задание. |
| Время | Этап занятия | Деятельность преподавателя | Деятельность студентов |
|---|---|---|---|
| 00–04 мин 4 мин |
Организационный момент и экспресс-разминка | Приветствие, фиксация явки. Быстрый опрос о базовой роли регистров и шин. Постановка задачи урока. | Настраиваются на интенсивную работу, подключаются к материалам урока. |
| 04–22 мин 18 мин |
Интенсивная теоретическая лекция: Архитектура ЭВМ и шины | Сжатое динамичное изложение принципов фон Неймана, структуры АЛУ-УУ-ЗУ-ВВ и назначения системных шин адреса, данных и управления. Сравнение принстонской и гарвардской схем на одном слайде. | Конспектируют базовую схему магистрально-модульного принципа, фиксируют различия совмещенной и раздельной памяти. |
| 22–34 мин 12 мин |
Разбор машинного цикла и узкого места фон Неймана | Разбор фаз Fetch-Decode-Execute-Writeback на одном сквозном примере. Демонстрация физической проблемы: ЦПУ ждет данные из ОЗУ десятки тактов. | Анализируют цикл команды, фиксируют последовательность сигналов на шинах при выборке команды и операнда. |
| 34–36 мин 2 мин |
Экспресс-инструктаж к практической работе | Пояснение структуры интерактивного листа `zanyatie.html`. Выделение обязательного ядра: заполнить трассировку своего варианта и вывод об узком месте. | Открывают рабочий лист, заполняют регистрационные данные, переходят к своему варианту. |
| 36–54 мин 18 мин |
Самостоятельное выполнение задания в рабочем листе | Таргетированная помощь отстающим студентам, контроль заполнения обязательных технических таблиц. | Индивидуальное заполнение аналитических полей и таблиц тактов команды, формулирование вывода об ограничениях шинной архитектуры. |
| 54–60 мин 6 мин |
Контроль результатов, сохранение и рефлексия | Проверка сохранения данных в localStorage, фиксация выполнения, выдача критериев резервного ДЗ при необходимости. | Сохраняют и экспортируют рабочий лист, формулируют итоговое понимание маршрута данных в ЭВМ. |