Технологическая карта учебного занятия №07

Дисциплина: ОП.02 Архитектура аппаратных средств

Тема: Раздел 3. Классификация и типовая структура микропроцессоров (§2.2 с.8 программы)

Организация: ММКЦТ «Академия TOP»

Регламент времени: 2 академических часа (основной 90 минут / сокращенный 60 минут)

1. Учебно-материальное и дидактическое оснащение

• Программное и аппаратное обеспечение: ПК преподавателя, мультимедийный проектор, интерактивная доска, персональные рабочие места обучающихся с установленным современным веб-браузером.
• Дидактический комплект:
  • Интерактивная презентация (prezentaciya.html);
  • Электронный конспект лекции со схемами (lekciya.html);
  • Интерактивный рабочий лист студента с локальным сохранением (zanyatie.html);
  • Резервное дистанционное домашнее задание (domashnee_zadanie.html);
  • Критериальная рубрика оценивания (.rubrika.md).

2. Поминутный план и хронокарта занятия (Основной регламент: 90 минут)

Время	Этап занятия	Деятельность преподавателя	Деятельность студентов
00–05 мин (5 мин)	Организационный этап и актуализация	• Приветствие обучающихся, проверка готовности рабочих мест. • Постановка проблемного вопроса: «Что физически происходит внутри процессора, когда программа выполняет команду сложения двух чисел?». • Связь с предыдущими темами (логические элементы, шинная организация ЭВМ).	• Подготовка к работе, авторизация на ПК. • Ответы на вводные вопросы, высказывание гипотез о роли тактирования и регистров.
05–30 мин (25 мин)	Теоретический блок 1: Анатомия процессорного ядра	• Демонстрация слайдов 2–7 презентации. • Объяснение разницы между ISA и микроархитектурой. • Разбор функциональных блоков ядра: АЛУ (ALU), УУ (Control Unit), регистровый файл (РОН, PC, SP, FLAGS). • Обоснование Гарвардского разделения кэш-памяти первого уровня (L1i и L1d).	• Восприятие и осмысление теоретического материала. • Фиксация ключевых определений и зарисовка блок-схемы ядра. • Уточнение функций регистра состояния FLAGS при проверке условий переходов.
30–50 мин (20 мин)	Теоретический блок 2: CISC, RISC, VLIW и конвейер	• Демонстрация слайдов 8–12 презентации. • Сравнительный анализ архитектурных философий (CISC x86 vs RISC ARM/RISC-V vs VLIW Эльбрус/DSP). • Объяснение работы аппаратного декодера и роли микрокода (Microcode ROM) в расщеплении инструкций на микрооперации (μops). • Разбор 5-стадийного классического конвейера (IF, ID, EX, MEM, WB).	• Анализ сравнительной таблицы архитектурных парадигм. • Сопоставление команд: ADD [mem], reg в CISC против цепочки LDR + ADD + STR в RISC. • Определение узких мест при промахах предсказания переходов.
50–75 мин (25 мин)	Практикум: Аналитическая работа в рабочем листе	• Инструктаж по выполнению заданий интерактивного листа zanyatie.html. • Распределение обучающихся по 4 архитектурным вариантам анализа. • Индивидуальный мониторинг хода выполнения, наводящие вопросы по аппаратным ограничениям и блокам ядра. • Контроль корректности формулировок и технических терминов.	• Открытие интерактивного листа zanyatie.html. • Заполнение паспортных данных (ФИО, группа). • Выполнение архитектурного анализа заданного варианта (x86-64 Desktop / ARM big.LITTLE / RISC-V IoT / VLIW DSP). • Локальное сохранение данных через кнопку формы.
75–85 мин (10 мин)	Анализ результатов и разбор типичных ошибок	• Демонстрация слайда 14 презентации. • Фронтальный разбор заблуждений (тактовая частота vs IPC, миф о "чистом" CISC x86, назначение счетчика команд PC). • Экспертное сопоставление ответов студентов с критериями рубрики.	• Сопоставление своих решений с эталонными архитектурными профилями. • Корректировка неточностей, аргументация выбранных технических решений.
85–90 мин (5 мин)	Подведение итогов и рефлексия	• Демонстрация слайда 15 с тематическим IT-мемом и резюмирующим выводом. • Подведение итогов занятия, выставление баллов в ведомость. • Информирование о резервном домашнем задании (для пропустивших пару либо получивших 0–1 балл).	• Финальное сохранение результатов работы. • Оценка собственного уровня освоения темы, запись рекомендаций.

3. Поминутный план и хронокарта занятия (Сокращенный регламент: 60 минут)

Время	Этап занятия	Деятельность преподавателя	Деятельность студентов
00–04 мин (4 мин)	Организационный момент	Краткая актуализация темы: роль ядра CPU в координации вычислительного процесса.	Вход в систему, открытие рабочего листа.
04–24 мин (20 мин)	Теоретический концентрат	Сжатая лекция-презентация: • Структура ядра (ALU, CU, РОН, PC, SP, FLAGS, кэши L1i/L1d). • Ключевые различия CISC и RISC (Load-Store, сложность декодера).	Конспектирование базовых блоков ядра и различий способов адресации памяти.
24–48 мин (24 мин)	Интенсивная практическая работа	Индивидуальное сопровождение студентов при анализе обязательного варианта процессора в zanyatie.html.	Выполнение ключевых пунктов аналитического листа, аргументация состава функциональных блоков.
48–56 мин (8 мин)	Экспресс-разбор и критерии	Анализ 2–3 ключевых ошибок студентов, проверка понимания микрокода и регистрового файла.	Самопроверка по критериям, исправление неточностей.
56–60 мин (4 мин)	Итоги и фиксация данных	Резюме пары, фиксация сохранения в localStorage, инструктаж по резервному ДЗ.	Сохранение данных, завершение сеанса.

4. Критерии контроля и формы оценивания

Оценивание осуществляется по 4-балльной закрытой критериальной рубрике (.rubrika.md):

• Критерий 1 (до 2 баллов): Полнота и техническая точность описания структуры ядра и функциональных блоков (ALU, CU, РОН, PC, SP, FLAGS, L1/L2).
• Критерий 2 (1 балл): Корректность сравнительного анализа ISA (CISC vs RISC vs VLIW), понимание работы аппаратного декодера и микрокода.
• Критерий 3 (1 балл): Инженерная аргументация прикладных выводов и безошибочные ответы на вопросы самопроверки.