Технологическая карта занятия: Запоминающие устройства ЭВМ

Официальная тема (§2.2 с.8 программы): Раздел 3. Запоминающие устройства ЭВМ

Академическая нагрузка: 2 академических часа (основной регламент — 90 минут, сокращенный регламент — ровно 60 минут).

1. Основной регламент — 90 минут (сумма этапов строго 90 мин: 5 + 35 + 15 + 25 + 6 + 5 = 90)

Этап и время Содержание этапа Деятельность преподавателя Деятельность студентов
1. Организационный этап и актуализация
5 мин		 Входной контроль, постановка инженерной проблемы и цели занятия. Приветствует студентов, проверяет явку. Формулирует проблемный парадокс: «Почему память DDR5-6400 CL36 в игровых тестах может уступать DDR5-6000 CL30, и почему процессор на 5 ГГц не может работать с оперативной памятью без кэша?». Вводит понятие «Memory Wall». Включаются в обсуждение, выдвигают гипотезы о роли таймингов, контроллера памяти и задержек распространения сигналов.
2. Архитектурная лекция-демонстрация
35 мин		 Теоретический разбор иерархии памяти, схемотехники ячеек и протоколов накопителей. Демонстрирует интерактивную презентацию. Разбирает:
  • Пирамиду памяти и принципы локальности (временная и пространственная);
  • Схемотехнику 6T SRAM против 1T1C DRAM, физику утечки заряда и регенерацию (tREFI, tRFC);
  • Структуру DRAM (каналы, ранги, банки, Bank Groups), первичные тайминги (CL, tRCD, tRP, tRAS);
  • Формулу истинной задержки в наносекундах $T_{\text{ns}}$;
  • Флеш-память NAND: плавающий затвор vs Charge Trap, типы ячеек SLC/MLC/TLC/QLC, 3D NAND;
  • Контроллер SSD, трансляцию FTL, Wear Leveling, команду TRIM, WAF и аппаратную защиту PLP;
  • Постоянные ЗУ: SPI NOR Flash (UEFI BIOS), EEPROM, NVRAM.
 Слушают объяснение, анализируют схемотехнические диаграммы ячеек, конспектируют формулу расчета задержки, сопоставляют параметры надежности памяти.
3. Инженерный интерактив
15 мин		 Методический приём «Предсказание до объяснения»: расчет задержек и разбор коллизий. Ставит расчетную задачу: вычислить истинную задержку CL в наносекундах для DDR4-3200 CL16, DDR5-5200 CL40 и DDR5-6000 CL30. Предлагает студентам до вычислений проранжировать модули по скорости. Затем демонстрирует математический вывод. Делают прогноз, производят математический расчет по формуле $T = (CL \times 2000) / \text{DataRate}$, сравнивают результаты, формулируют вывод о равенстве задержек DDR4-3200 CL16 и DDR5-6000 CL30 при удвоении полосы пропускания.
4. Индивидуальный аудит в рабочем листе
25 мин		 Самостоятельное выполнение расчетно-инженерной работы в zanyatie.html по 4 профильным вариантам. Организует работу с интерактивным листом. Консультирует по выбору накопителей (расчет DWPD/TBW для СУБД, анализ SMR vs CMR для архивов, влияние распайки LPDDR5X, подбор таймингов DRAM). Контролирует самостоятельность. Выбирают назначенный вариант (СУБД Enterprise, Киберспортивная платформа, Мобильный ультрабук, Архивное хранилище). Выполняют расчеты задержек, ресурса и стоимости, заполняют чек-лист совместимости. Сохраняют работу.
5. Экспресс-защита и разбор ошибок
6 мин		 Фронтальный анализ проектных решений и типичных инженерных просчетов. Задает контрольные вопросы: «Кто выбрал QLC SSD под СУБД и почему это приведет к деградации?», «Почему диск SMR разрушает RAID-массив при перестроении?», «Какой режим контроллера памяти включается при 6400 МТ/с на AM5?». Отвечают на вопросы, обосновывают выбранные аппаратные спецификации, устраняют неточности в аргументации.
6. Подведение итогов и инструктаж
4 мин		 Фиксация результатов в localStorage/PDF, методическое завершение. Подводит итоги занятия. Поясняет правила подготовки отчета в PDF через нативный диалог браузера. Объявляет регламент резервного домашнего задания (выполняется только при назначении). Экспортируют заполненный лист в PDF, сохраняют данные в браузере, фиксируют статус домашнего задания.

2. Сокращенный регламент — 60 минут (сумма этапов строго 60 мин: 4 + 24 + 22 + 6 + 4 = 60)

Этап и время Содержание этапа Деятельность преподавателя Деятельность студентов
1. Экспресс-вход
4 мин		 Быстрая постановка задачи и актуализация темы. Кратко обозначает ключевой инженерный фокус: взаимосвязь пропускной способности, задержки DRAM и ресурса твердотельных накопителей. Концентрируются на расчетных характеристиках запоминающих устройств.
2. Сжатая теория
24 мин		 Концентрированное изложение: ячейка 1T1C DRAM, расчет истинной задержки, типы ячеек NAND (TLC vs QLC), FTL и TRIM. Излагает базу: физику ячейки DRAM, формулу задержки в наносекундах, принципы FTL и риски безбуферных SSD. Указывает разделы для самостоятельного углубленного изучения в lekciya.html. Фиксируют ключевые расчетные формулы и критерии подбора накопителей под различные профили нагрузки.
3. Экспресс-практикум
22 мин		 Индивидуальное выполнение ключевых расчетов рабочего листа zanyatie.html. Координирует выполнение инженерных расчетов выбранного варианта в интерактивном листе, проверяет расчеты латентности и подбор ресурса DWPD. Выполняют расчеты и аргументируют аппаратный выбор в интерактивном листе, сохраняют ответы.
4. Проверка критериев
6 мин		 Контроль контрольных точек преподавателем. Проверяет корректность расчета истинной задержки DRAM и обоснованность выбора накопителя (eTLC с PLP, LPDDR5X, CMR). Демонстрируют результаты расчетов, получают экспресс-оценку.
5. Итог занятия
4 мин		 Фиксация ответов и завершение занятия. Инструктирует по сохранению документа в PDF, напоминает о самостоятельном изучении конспекта лекции. Сохраняют лист в PDF, завершают работу.
Материал, перенесенный на самостоятельное изучение при 60-минутном регламенте: схемотехника бистабильного триггера 6T SRAM, подробная топология Bank Groups в стандарте DDR5, физика квантового туннелирования электронов в Charge Trap Flash и многослойные структуры 3D NAND изучаются студентами по файлу lekciya.html.