Методическое руководство преподавателя: Дифференцированный зачет

Дисциплина: ОП.02 Архитектура аппаратных средств

Официальная тема (§2.1 с.6, §2.2 с.9 рабочей программы): Дифференцированный зачет

Учебное заведение: ММКЦТ «Академия TOP»

Форма аттестации: Итоговая комплексная аттестация (дифференцированный зачет с выставлением дифференцированной академической отметки по 10-балльной критериальной матрице).

Продолжительность: 2 академических часа (основной регламент 90 минут, сокращенный регламент 60 минут).

1. Регламент и хронометраж зачетного занятия

Дифференцированный зачет завершает освоение курса «ОП.02 Архитектура аппаратных средств». Зачет проводится в форме защиты индивидуального инженерно-архитектурного проекта и аудита скрытого дефекта на базе рабочего листа студента zanyatie.html.

1.1. Основной регламент проведения (90 минут)

Этап и тайминг Содержание этапа Деятельность преподавателя Деятельность студентов
00–05 мин
(5 минут)		 Вводный инструктаж и распределение вариантов Приветствует студентов, фиксирует явку в журнале, оглашает регламент зачета, правила распределения 4 вариантов и 10-балльную шкалу. Проверяет доступность интерактивного листа zanyatie.html. Занимают рабочие места, открывают zanyatie.html, заполняют поля ФИО и группы, выбирают назначенный вариант проекта.
05–75 мин
(70 минут)		 Самостоятельное выполнение комплексной зачетной работы Контролирует самостоятельность выполнения, следит за соблюдением регламента и тишины. При возникновении технических сбоев оперативно оказывает поддержку. Фиксирует контрольные временные отметки (35 мин — экватор, 65 мин — предупреждение о финише). Выполняют три блока зачетного билета: архитектурное проектирование топологии (до 6 б.), инженерные расчеты ПСП/мощности (до 2 б.), локализацию и устранение скрытой неисправности (до 2 б.). Сохраняют данные в localStorage.
75–85 мин
(10 минут)		 Прием, верификация и критериальная проверка Проверяет корректность заполнения интерактивных форм, сверяет расчеты и архитектурные решения с закрытой критериальной рубрикой .rubrika.md. При необходимости задает 1–2 блиц-вопроса по физике выявленного дефекта. Предоставляют заполненные формы преподавателю, экспортируют или демонстрируют сохраненные результаты, дают краткие устные комментарии к расчетам.
85–90 мин
(5 минут)		 Подведение итогов, оглашение отметок и закрытие ведомости Суммирует баллы по критериям (6 + 2 + 2), оглашает академические отметки («5», «4», «3», «2»), комментирует наиболее сильные инженерные решения и системные ошибки, вносит записи в зачетную ведомость. Знакомятся с итоговыми баллами и оценками, задают вопросы по критериям оценивания, завершают работу с локальными терминалами.

1.2. Сокращенный регламент проведения (60 минут)

При сокращенном расписании (пара 60 минут) хронометраж сжимается без усечения содержания компетенций: 5 мин инструктаж + 45 мин комплексная работа + 7 мин прием/проверка + 3 мин подведение итогов. Студентам рекомендуется сосредоточиться на точности формул и ясности схемотехнического диагноза без избыточной литературной описательности.

2. Критериальная 10-балльная шкала оценивания и перевод в отметки

Аттестационная оценка складывается из трех независимых критериальных блоков:

Критериальный блок Макс. балл Требования к ответу и индикаторы владения материалом
Блок 1. Архитектурное обоснование платформы 6 баллов
  • 5–6 баллов: Полное системное обоснование процессорной архитектуры (x86/ARM/SoC), контроллеров памяти, топологии шин (PCIe 5.0, NVLink, CXL), межпроцессорных линков (Infinity Fabric, UPI) и учет NUMA-фактора. Грамотная увязка с фундаментальными законами (Амдал, Деннард, Memory Wall).
  • 3–4 балла: Компоненты подобраны корректно, функциональная схема ясна, но имеются пробелы в шинной топологии или локальности памяти NUMA.
  • 1–2 балла: Поверхностный выбор без системного обоснования; ошибки в распределении линий PCIe между сокетами.
  • 0 баллов: Грубая схемотехническая несовместимость, непонимание базовых принципов организации ЭВМ.
Блок 2. Инженерные расчеты и совместимость 2 балла
  • 2 балла: Математически и физически строгие расчеты ПСП памяти, шин передачи данных с учетом оверхеда кодирования (128b/130b), расчет энергопотребления стойки/автономности батареи либо MTBF/детерминизма шины. Приведены формулы и размерности.
  • 1 балл: Правильный выбор формул и логика расчета, но допущены мелкие арифметические погрешности (округление, неучет КПД шины).
  • 0 баллов: Грубые ошибки на порядки величин, путаница бит/байт, отсутствие формул.
Блок 3. Аудит скрытых дефектов и самопроверка 2 балла
  • 2 балла: Точная локализация аппаратной неисправности (перегрев VRM, паразитный бросок $dI/dt$, BD PROCHOT из-за термопрокладки, земляная петля в RS-485). Исчерпывающее физическое обоснование и регламент предотвращения.
  • 1 балл: Дефект назван в общих чертах («перегрев», «нехватка тока»), без физической детализации первопричины.
  • 0 баллов: Дефект не обнаружен или предложены разрушительные меры.

2.1. Шкала перевода баллов в академическую отметку

Сумма баллов Академическая отметка Уровень компетенций Академическое решение
9–10 баллов «Отлично» (5) Продвинутый (Инженерный) Дифференцированный зачет сдан с отличием. Освоены все компетенции программы на высоком уровне.
7–8 баллов «Хорошо» (4) Базовый инженерный Дифференцированный зачет сдан. Компетенции сформированы стабильно, расчеты и выводы аргументированы.
5–6 баллов «Удовлетворительно» (3) Пороговый Дифференцированный зачет сдан. Базовые принципы усвоены, допущены некритичные пробелы в расчетах и топологии.
Менее 5 баллов «Неудовлетворительно» (2) Ниже порогового Зачет не сдан. Назначается повторная аттестация по резервному дистанционному заданию domashnee_zadanie.html.

3. Каталог типовых ошибок студентов по всем разделам курса ОП.02

Каталог предназначен для быстрой критериальной верификации студенческих работ преподавателем и проведения итоговой рефлексии.

Раздел курса Типичное заблуждение / ошибка студента Архитектурное и физическое разъяснение
Разделы 1–2. Архитектура ЭВМ и основы Смешение понятий «Гарвардская архитектура» и «тактовая частота». Утверждение, что гарвардская система быстрее из-за частоты генератора. Гарвардская архитектура выигрывает за счет одновременного параллельного доступа к командам и данным по раздельным физическим шинам. В фон-неймановской архитектуре выборка операнда блокирует выборку следующей команды по единой шине (узкое место фон Неймана).
Раздел 3. Логические вентили и узлы Попытка использовать комбинационную логику (XOR, AND) для долговременного хранения бит данных. Комбинационные схемы безынерционны и лишены памяти: их выход однозначно определяется текущими входами. Для хранения бита состояния необходима обратная связь (триггер: RS, D, JK).
Раздел 3. Конвейеризация CPU Убеждение, что глубокий 14–20 стадийный конвейер сокращает время исполнения одной элементарной инструкции. Конвейер увеличивает пропускную способность (Throughput), позволяя завершать по одной инструкции за такт. Время прохождения одной конкретной команды (Latency) через все стадии даже возрастает из-за задержек межкаскадных триггеров.
Раздел 3. Кэш-память CPU Отождествление алгоритмов сквозной записи (Write-Through) и обратной записи (Write-Back). Write-Through немедленно обращается к шине ОЗУ при любой записи (высокая безопасность, но перегрузка шины). Write-Back удерживает изменения в кэше и сбрасывает грязную строку (Dirty line) в RAM только при ее вытеснении, резко экономя ПСП шины.
Раздел 3. Подсистема памяти DDR5 Игнорирование падения частоты DDR5 при заполнении 2 слотов на канал (конфигурация 2DPC). В DDR5 добавление второго модуля на физический канал удваивает емкостную нагрузку на сигнальные линии, из-за чего контроллер снижает скорость (например, с 4800/5600 MT/s до 3600–4000 MT/s). Для максимальной ПСП серверов критична схема 1DPC.
Раздел 3. Шины расширения PCIe Расчет пропускной способности простым делением гигатранзакций (GT/s) на 8 без учета оверхеда канального кодирования. PCIe 1.0/2.0 использует кодирование 8b/10b (оверхед 20%). PCIe 3.0/4.0/5.0 применяет 128b/130b (потеря ~1.54%). Пропускная способность линии PCIe 5.0: $32 \times (128/130) / 8 \approx 3.938\text{ ГБ/с}$.
Раздел 4. Периферия и хранилища Путаница терминов M.2, NVMe, SATA и PCIe (например: «интерфейс NVMe быстрее разъема M.2»). M.2 — механический форм-фактор разъема; PCIe — протокол транспортной системной шины; NVMe — программный логический интерфейс и драйвер очередей поверх PCIe; SATA — устаревший последовательный интерфейс накопителей со стеком AHCI.
Раздел 7. Специализированная периферия Заземление экранирующей оплетки промышленной витой пары RS-485 с обоих концов кабеля на разных зданиях/шкафах. Возникает паразитная «земляная петля» (Ground Loop), по которой текут выравнивающие токи промышленных частот и импульсы гармоник мощных приводов, что приводит к синфазному пробою интерфейсных микросхем. Экран заземляется строго в одной точке.

4. Рекомендации по работе с интерактивным листом zanyatie.html